• “神剧”不再横行,抗战剧回到正轨 2019-05-18
  • 【专题】打一场扶贫攻坚硬仗 河北在行动 2019-05-16
  • 河北千名贫困儿童脊椎健康救助公益活动正式启动 2019-04-23
  • “四好农村路”助力乡村振兴 城市道路增亮让回家路更明亮 2019-04-20
  • 中纪委:有干部不信马列信鬼神 触犯纪律信小圈子 2019-04-20
  • 鸟瞰“中国围屋之乡” 造型独特如城堡 2019-04-16
  • 先想好如何处理可能的危害,要有经济“卫国战争”的准备,要将困难多设想一点,想到了就不会很被动。 2019-04-16
  • 实现中华民族伟大复兴是近代以来中华民族最伟大的梦想(认真学习宣传贯彻党的十九大精神) 2019-04-13
  • 报道新闻记录历史 70载人民日报见证中国发展大事 2019-04-13
  • 新华网评:凝聚打赢脱贫攻坚战的强大合力 2019-04-02
  • 打造历史文化名城 “安宁记忆”项目启幕 2019-04-02
  • 打开设计图纸的说明。 2019-03-30
  • 一语惊坛(5月15日):川航备降,是临危不惧的中国智慧的中国奇迹。 2019-03-25
  • 社长手记造车奇人尹同跃并非只为奇瑞而来 2019-03-17
  • 三代航天人做客人民网 共话中国航天创建60年 2019-03-01
  • 广东11选5玩法技巧:社区导航

     

    广东十一选五开奖图

    搜索
    查看: 1176|回复: 14
    打印 上一主题 下一主题

    [分享] 话说静电放电?;な歉龃笪侍?/span>

    [复制链接]

    广东十一选五开奖图 www.guu6.com 1万

    TA的帖子

    313

    TA的资源

    版主

    Rank: 6Rank: 6

    跳转到指定楼层
    楼主
    发表于 2018-11-8 10:10 | 只看该作者 |只看大图 |倒序浏览 |阅读模式
    本帖最后由 qwqwqw2088 于 2018-11-8 10:13 编辑

           先来谈静电放电(ESD: Electrostatic Discharge)是什么?这应该是造成所有电子元器件或集成电路系统过度电应力破坏的主要元凶。因为静电通常瞬间电压非常高(>几千伏),所以这种损伤是毁灭性和永久性的,会造成电路直接烧毁。所以预防静电损伤是所有IC设计和制造的头号难题。


           静电,通常都是人为产生的,如生产、组装、测试、存放、搬运等过程中都有可能使得静电累积在人体、仪器或设备中,甚至元器件本身也会累积静电,当人们在不知情的情况下使这些带电的物体接触就会形成放电路径,瞬间使得电子元件或系统遭到静电放电的损坏(这就是为什么以前修电脑都必须要配戴静电环托在工作桌上,防止人体的静电损伤芯片),如同云层中储存的电荷瞬间击穿云层产生剧烈的闪电,会把大地劈开一样,而且通常都是在雨天来临之际,因为空气湿度大易形成导电通到。
          
           那么,如何防止静电放电损伤呢?首先当然改变坏境从源头减少静电(比如减少摩擦、少穿羊毛类毛衣、控制空气温湿度等),当然这不是我们今天讨论的重点。


          要讨论的时候如何在电路里面涉及?;さ缏?,当外界有静电的时候我们的电子元器件或系统能够自我?;け苊獗痪驳缢鸹?其实就是安装一个避雷针)。这也是很多IC设计和制造业者的头号难题,很多公司有专门设计ESD的团队,今天从最基本的理论讲起逐步讲解ESD?;さ脑砑白⒁獾?,会发现前面讲的PN结/二极管、三极管、MOS管、snap-back全都用上了。。。


         以前的专题讲解PN结二极管理论的时候,就讲过二极管有一个特性:正向导通反向截止,而且反偏电压继续增加会发生雪崩击穿而导通,我们称之为钳位二极管(Clamp)。这正是我们设计静电?;に枰睦砺刍?,我们就是利用这个反向截止特性让这个旁路在正常工作时处于断开状态,而外界有静电的时候这个旁路二极管发生雪崩击穿而形成旁路通路?;ち四诓康缏坊蛘哒ぜ?是不是类似家里水槽有个溢水口,防止水龙头忘关了导致整个卫生间水灾)。


           那么问题来了,这个击穿了这个?;さ缏肥遣皇蔷统沟姿懒??难道是一次性的?答案当然不是。PN结的击穿分两种,分别是电击穿和热击穿,电击穿指的是雪崩击穿(低浓度)和齐纳击穿(高浓度),而这个电击穿主要是载流子碰撞电离产生新的电子-空穴对(electron-hole),所以它是可恢复的。但是热击穿是不可恢复的,因为热量聚集导致硅(Si)被熔融烧毁了。所以我们需要控制在导通的瞬间控制电流,一般会在?;ざ茉俅桓龈叩缱?,


           另外,大家是不是可以举一反三理解为什么ESD的区域是不能form Silicide的?还有给大家一个理论,ESD通常都是在芯片输入端的Pad旁边,不能在芯片里面,因为我们总是希望外界的静电需要第一时间泄放掉吧,放在里面会有延迟的(关注我前面解剖的那个芯片PAD旁边都有二极管。甚至有放两级ESD的,达到双重?;さ哪康?。



    1万

    TA的帖子

    313

    TA的资源

    版主

    Rank: 6Rank: 6

    沙发
     楼主| 发表于 2018-11-8 10:10 | 只看该作者


           在讲ESD的原理和Process之前,我们先讲下ESD的标准以及测试方法,根据静电的产生方式以及对电路的损伤模式不同通常分为四种测试方式:人体放电模式(HBM: Human-Body Model)、机器放电模式(Machine Model)、元件充电模式(CDM: Charge-Device Model)、电场感应模式(FIM: Field-Induced Model),但是业界通常使用前两种模式来测试(HBM, MM)。


           1、人体放电模式(HBM):当然就是人体摩擦产生了电荷突然碰到芯片释放的电荷导致芯片烧毁击穿,秋天和别人触碰经常触电就是这个原因。业界对HBM的ESD标准也有??裳?MIL-STD-883C method 3015.7,等效人体电容为100pF,等效人体电阻为1.5Kohm),或者国际电子工业标准(EIA/JESD22-A114-A)也有规定,看你要follow哪一份了。如果是MIL-STD-883C method 3015.7,它规定小于<2kV的则为Class-1,在2kV~4kV的为class-2,4kV~16kV的为class-3。
    2、机器放电模式(MM):当然就是机器(如robot)移动产生的静电触碰芯片时由pin脚释放,次标准为EIAJ-IC-121 method 20(或者标准EIA/JESD22-A115-A),等效机器电阻为0 (因为金属),电容依旧为100pF。由于机器是金属且电阻为0,所以放电时间很短,几乎是ms或者us之间。但是更重要的问题是,由于等效电阻为0,所以电流很大,所以即使是200V的MM放电也比2kV的HBM放电的危害大。而且机器本身由于有很多导线互相会产生耦合作用,所以电流会随时间变化而干扰变化。





    1万

    TA的帖子

    313

    TA的资源

    版主

    Rank: 6Rank: 6

    板凳
     楼主| 发表于 2018-11-8 10:10 | 只看该作者
          ESD的测试方法类似FAB里面的GOI测试,指定pin之后先给他一个ESD电压,持续一段时间后,然后再回来测试电性看看是否损坏,没问题再去加一个step的ESD电压再持续一段时间,再测电性,如此反复直至击穿,此时的击穿电压为ESD击穿的临界电压(ESD failure threshold Voltage)。通常我们都是给电路打三次电压(3 zaps),为了降低测试周期,通常起始电压用标准电压的70% ESD threshold,每个step可以根据需要自己调整50V或者100V。


    (1). Stress number = 3 Zaps. (5 Zaps, the worst case)
    (2). Stress step        ΔVESD = 50V(100V) for VZAP <=1000V
    ΔVESD = 100V(250V, 500V) for VZAP > 1000V
    (3). Starting VZAP = 70% of averaged ESD failure threshold (VESD)
    另外,因为每个chip的pin脚很多,你是一个个pin测试还是组合pin测试,所以会分为几种组合:I/O-pin测试(Input and Output pins)、pin-to-pin测试、Vdd-Vss测试(输入端到输出端)、Analog-pin。


    1. I/O pins:就是分别对input-pin和output-pin做ESD测试,而且电荷有正负之分,所以有四种组合:input+正电荷、input+负电荷、output+正电荷、output+负电荷。测试input时候,则output和其他pin全部浮接(floating),反之亦然。
    2. pin-to-pin测试: 静电放电发生在pin-to-pin之间形成回路,但是如果要每每两个脚测试组合太多,因为任何的I/O给电压之后如果要对整个电路产生影响一定是先经过VDD/Vss才能对整个电路供电,所以改良版则用某一I/O-pin加正或负的ESD电压,其他所有I/O一起接地,但是输入和输出同时浮接(Floating)。



    1万

    TA的帖子

    313

    TA的资源

    版主

    Rank: 6Rank: 6

    4
     楼主| 发表于 2018-11-8 10:10 | 只看该作者

    3、Vdd-Vss之间静电放电:只需要把Vdd和Vss接起来,所有的I/O全部浮接(floating),这样给静电让他穿过Vdd与Vss之间。


    4、Analog-pin放电测试:因为模拟电路很多差分比对(Differential Pair)或者运算放大器(OP AMP)都是有两个输入端的,防止一个损坏导致差分比对或运算失效,所以需要单独做ESD测试,当然就是只针对这两个pin,其他pin全部浮接(floating)。


    好了,ESD的原理和测试部分就讲到这里了,下面接着讲Process和设计上的factor

    随着摩尔定律的进一步缩小,器件尺寸越来越小,结深越来越浅,GOX越来越薄,所以静电击穿越来越容易,而且在Advance制程里面,Silicide引入也会让静电击穿变得更加尖锐,所以几乎所有的芯片设计都要克服静电击穿问题。




    1万

    TA的帖子

    313

    TA的资源

    版主

    Rank: 6Rank: 6

    5
     楼主| 发表于 2018-11-8 10:10 | 只看该作者


    静电放电?;た梢源覨AB端的Process解决,也可以从IC设计端的Layout来设计,所以你会看到Prcess有一个ESD的option layer,或者Design rule里面有ESD的设计规则可供客户选择等等。当然有些客户也会自己根据SPICE model的电性通过layout来设计ESD。


    1、制程上的ESD:要么改变PN结,要么改变PN结的负载电阻,而改变PN结只能靠ESD_IMP了,而改变与PN结的负载电阻,就是用non-silicide或者串联电阻的方法了。


    1) Source/Drain的ESD implant:因为我们的LDD结构在gate poly两边很容易形成两个浅结,而这个浅结的尖角电场比较集中,而且因为是浅结,所以它与Gate比较近,所以受Gate的末端电场影响比较大,所以这样的LDD尖角在耐ESD放电的能力是比较差的(<1kV),所以如果这样的Device用在I/O端口,很容造成ESD损伤。所以根据这个理论,我们需要一个单独的器件没有LDD,但是需要另外一道ESD implant,打一个比较深的N+_S/D,这样就可以让那个尖角变圆而且离表面很远,所以可以明显提高ESD击穿能力(>4kV)。但是这样的话这个额外的MOS的Gate就必须很长防止穿通(punchthrough),而且因为器件不一样了,所以需要单独提取器件的SPICE Model。


    2) 接触孔(contact)的ESD implant:在LDD器件的N+漏极的孔下面打一个P+的硼,而且深度要超过N+漏极(drain)的深度,这样就可以让原来Drain的击穿电压降低(8V-->6V),所以可以在LDD尖角发生击穿之前先从Drain击穿导走从而?;rain和Gate的击穿。所以这样的设计能够保持器件尺寸不变,且MOS结构没有改变,故不需要重新提取SPICE model。当然这种智能用于non-silicide制程,否则contact你也打不进去implant。


    3) SAB (SAlicide Block):一般我们为了降低MOS的互连电容,我们会使用silicide/SAlicide制程,但是这样器件如果工作在输出端,我们的器件负载电阻变低,外界ESD电压将会全部加载在LDD和Gate结构之间很容易击穿损伤,所以在输出级的MOS的Silicide/Salicide我们通?;嵊肧AB(SAlicide Block)光罩挡住RPO,不要形成silicide,增加一个photo layer成本增加,但是ESD电压可以从1kV提高到4kV。




    1万

    TA的帖子

    313

    TA的资源

    版主

    Rank: 6Rank: 6

    6
     楼主| 发表于 2018-11-8 10:10 | 只看该作者
    4)串联电阻法:这种方法不用增加光罩,应该是最省钱的了,原理有点类似第三种(SAB)增加电阻法,我就故意给他串联一个电阻(比如Rs_NW,或者HiR,等),这样也达到了SAB的方法。


    2、设计上的ESD:这就完全靠设计者的功夫了,有些公司在设计规则就已经提供给客户solution了,客户只要照着画就行了,有些没有的则只能靠客户自己的designer了,很多设计规则都是写着这个只是guideline/reference,不是guarantee的。一般都是把Gate/Source/Bulk短接在一起,把Drain结在I/O端承受ESD的浪涌(surge)电压,NMOS称之为GGNMOS (Gate-Grounded NMOS),PMOS称之为GDPMOS (Gate-to-Drain PMOS)。


    以NMOS为例,原理都是Gate关闭状态,Source/Bulk的PN结本来是短接0偏的,当I/O端有大电压时,则Drain/Bulk PN结雪崩击穿,瞬间bulk有大电流与衬底电阻形成压差导致Bulk/Source的PN正偏,所以这个MOS的寄生横向NPN管进入放大区(发射结正偏,集电结反偏),所以呈现Snap-Back特性,起到?;ぷ饔?。PMOS同理推导。
    这个原理看起来简单,但是设计的精髓(know-how)是什么?怎么触发BJT?怎么维持Snap-back?怎么撑到HBM>2KV or 4KV?


    如何触发?必须有足够大的衬底电流,所以后来发展到了现在普遍采用的多指交叉并联结构(multi-finger)。但是这种结构主要技术问题是基区宽度增加,放大系数减小,所以Snap-back不容易开启。而且随着finger数量增多,会导致每个finger之间的均匀开启变得很困难,这也是ESD设计的瓶颈所在。
    如果要改变这种问题,大概有两种做法(因为triger的是电压,改善电压要么是电阻要么是电流):1、利用SAB(SAlicide-Block)在I/O的Drain上形成一个高阻的non-Silicide区域,使得漏极方块电阻增大,而使得ESD电流分布更均匀,从而提高泄放能力;2、增加一道P-ESD (Inner-Pickup imp,类似上面的接触孔P+ ESD imp),在N+Drain下面打一个P+,降低Drain的雪崩击穿电压,更早有比较多的雪崩击穿电流(详见文献论文: Inner Pickup on ESD of multi-finger NMOS.pdf)。




    1万

    TA的帖子

    313

    TA的资源

    版主

    Rank: 6Rank: 6

    7
     楼主| 发表于 2018-11-8 10:10 | 只看该作者
          如果要改变这种问题,大概有两种做法(因为triger的是电压,改善电压要么是电阻要么是电流):1、利用SAB(SAlicide-Block)在I/O的Drain上形成一个高阻的non-Silicide区域,使得漏极方块电阻增大,而使得ESD电流分布更均匀,从而提高泄放能力;2、增加一道P-ESD (Inner-Pickup imp,类似上面的接触孔P+ ESD imp),在N+Drain下面打一个P+,降低Drain的雪崩击穿电压,更早有比较多的雪崩击穿电流(详见文献论文: Inner Pickup on ESD of multi-finger NMOS.pdf)。


    对于Snap-back的ESD有两个小小的常识要跟大家分享一下:
    1)NMOS我们通常都能看到比较好的Snap-back特性,但是实际上PMOS很难有snap-back特性,而且PMOS耐ESD的特性普遍比NMOS好,这个道理同HCI效应,主要是因为NMOS击穿时候产生的是电子,迁移率很大,所以Isub很大容易使得Bulk/Source正向导通,但是PMOS就难咯。


    2) Trigger电压/Hold电压: Trigger电压当然就是之前将的snap-back的第一个拐点(Knee-point),寄生BJT的击穿电压,而且要介于BVCEO与BVCBO之间。而Hold电压就是要维持Snap-back持续ON,但是又不能进入栅锁(Latch-up)状态,否则就进入二次击穿(热击穿)而损坏了?;褂懈龈拍罹褪嵌位鞔┑缌?,就是进入Latch-up之后I^2*R热量骤增导致硅融化了,而这个就是要限流,可以通过控制W/L,或者增加一个限流高阻,最简单最常用的方法是拉大Drain的距离/拉大SAB的距离(ESD rule的普遍做法)。


    3、栅极耦合(Gate-Couple) ESD技术:我们刚刚讲过,Multi-finger的ESD设计的瓶颈是开启的均匀性,假设有10只finger,而在ESD 放电发生时,这10 支finger 并不一定会同时导通(一般是因Breakdown 而导通),常见到只有2-3 支finger会先导通,这是因布局上无法使每finger的相对位置及拉线方向完全相同所致,这2~3 支finger 一导通,ESD电流便集中流向这2~3支的finger,而其它的finger 仍是保持关闭的,所以其ESD 防护能力等效于只有2~3 支finger的防护能力,而非10 支finger 的防护能力。


    这也就是为何组件尺寸已经做得很大,但ESD 防护能力并未如预期般地上升的主要原因,增打面积未能预期带来ESD增强,怎么办?其实很简单,就是要降低Vt1(Trigger电压),我们通过栅极增加电压的方式,让衬底先开启代替击穿而提前导通产生衬底电流,这时候就能够让其他finger也一起开启进入导通状态,让每个finger都来承受ESD电流,真正发挥大面积的ESD作用。


    但是这种GCNMOS的ESD设计有个缺点是沟道开启了产生了电流容易造成栅氧击穿,所以他不见的是一种很好的ESD设计方案,而且有源区越小则栅压的影响越大,而有源区越大则snap-back越难开启,所以很难把握。


    4、还有一种复杂的ESD?;さ缏? 可控硅晶闸管(SCR: Silicon Controlled Rectifier),它就是我们之前讲过的CMOS寄生的PNPN结构触发产生Snap-Back并且Latch-up,通过ON/OFF实现对电路的?;?,大家可以回顾一下,只要把上一篇里面那些抑制LATCH-up的factor想法让其发生就可以了,不过只能适用于Layout,不能适用于Process,否则Latch-up又要fail了。


         最后,ESD的设计学问太深了,我这里只是抛砖引玉给FAB的人科普一下了,基本上ESD的方案有如下几种:电阻分压、二极管、MOS、寄生BJT、SCR(PNPN structure)等几种方法。而且ESD不仅和Design相关,更和FAB的process相关,而且学问太深了,我也不是很懂。



    2015

    TA的帖子

    0

    TA的资源

    版主

    Rank: 6Rank: 6

    8
    发表于 2018-11-8 10:50 | 只看该作者
    分析透彻


    1060

    TA的帖子

    0

    TA的资源

    一粒金砂(高级)

    Rank: 3Rank: 3

    9
    发表于 2018-11-8 11:10 | 只看该作者
    真的是好东西啊,值得学习和收藏啊。


    109

    TA的帖子

    0

    TA的资源

    一粒金砂(中级)

    Rank: 2

    10
    发表于 2018-11-9 07:37 | 只看该作者
    好东西啊,很值得看的。


    1060

    TA的帖子

    0

    TA的资源

    一粒金砂(高级)

    Rank: 3Rank: 3

    11
    发表于 2018-11-9 07:55 | 只看该作者
    我也分享一下如何轻松解决ESD静电问题?

    现代半导体器件的规模越来越大,工作电压越来越低,导致了半导体器件对外界电磁骚扰敏感程度也大大提高。ESD对于电路引起的干扰、对元器件、CMOS电路及接口电路造成的破坏等问题越来越引起人们的重视。电子设备的ESD也开始作为电磁兼容性测试的一项重要内容写入国家标准和国际标准。

    如何轻松解决ESD静电问题?

    1.静电成因及其危害

    静电是两种介电系数不同的物质磨擦时,正负极性的电荷分别积累在两个特体上而形成。当两个物体接触时,其中一个趋从于另一个吸引电子,因而二者会形成不同的充电电位。就人体而言,衣服与皮肤之间的磨擦发生的静电是人体带电的主要因之一。

    静电源与其它物体接触时,依据电荷中和的机理存在着电荷流动,传送足够的电量以抵消电压。在高速电量的传送过程中,将产生潜在的破坏电压、电流以及电磁场,

    严重时将其中物体击毁,这就是静电放电。国家标准中定义:静电放电是具有不同静电电位的特体互相靠近或直接接触引起的电荷转移(GB/T4365-1995),一般用ESD表示。ESD会导致电子设备严重损坏或操作失常。

    静电对器件造成的损坏有显性和隐性两种。隐性损坏在当时看不出来,但器件变得更脆弱,在过压、高温等条件下极易损坏。

    ESD两种主要的破坏机制是:由ESD电流产生热量导致设备的热失效;由ESD感应出过高电压导致绝缘击穿。两种破坏可能在一个设备中同时发生,例如,绝缘击穿可能激发大的电流,这又进一步导致热失效。

    除容易造成电路损害外,静电放电也极易对电子电路造成干扰。静电放电对电子电路的干扰有二种方式。一种是传导干扰,另一种是辐射干扰。

    2.数码产品的构造及其ESD问题

    现在各类数码产品的功能越来越强大,而电路板却越来越小,集成度越来越高。并都或多或少的装有部分接口用于人机交互,这样就存在着人体静电放电的ESD问题。一般数码产品中需要进行ESD防护的部位有:USB接口、HDMI接口、IEEE1394接口、天线接口、VGA接口、DVI接口、按键电路、SIM卡、耳机及其他各类数据传输接口。

    ESD可能会造成产品工作异常、死机,甚至损坏并引发其他的安全问题。所以在产品上市之前,国内或国外检测部门都要求进行ESD和其它浪涌冲击的测试。其中接触放电需要达到±8kV,空气放电需要达到±15kV,这就对ESD的设计提出了较高的要求。

    3.数码产品中ESD问题解决与防护

    3.1 产品的结构设计

    如果将释放的静电看成是洪水的话,那么主要的解决方法与治水类似,就是“堵”和“疏”。如果我们设计的产品有一个理想的壳体是密不透风的,静电也就无从而入,当然不会有静电问题了。但实际的壳体在合盖处常有缝隙,而且许多还有金属的装饰片,所以一定要加以注意。

    其一,用“堵”的方法。尽量增加壳体的厚离,即增加外壳到电路板之间的距离,或者通过一些等效方法增加壳体气隙的距离,这样可以避免或者大大减少ESD的能量强度。

    通过结构的改进,可以增大外壳到内部电路之间气隙的距离从而使ESD的能量大大减弱。根据经验,8kV的ESD在经过4mm的距离后能量一般衰减为零。

    其二,用“疏”的方法,可以用EMI油漆喷涂在壳体的内侧。EMI油漆是导电的,可以看成是一个金属的屏蔽层,这样可以将静电导在壳体上;再将壳体与PCB(Printed Circuit Board)的地连接,将静电从地导走。这样处理的方法除了可以防止静电,还能有效抑制EMI的干扰。如果有足够的空间,还可以用一个金属屏蔽罩将其中的电路?;て鹄?,金属屏蔽罩再连接PCB的GND。

    总之,ESD设计壳体上需要注意很多地方,首先是尽量不让ESD进入壳体内部,最大限度地减弱其进入壳体的能量。对于进入壳体内部的ESD尽量将其从GND导走,不要让其危害电路的其它部分??翘迳系慕鹗糇笆挝锸褂檬币欢ㄒ⌒?,因为很可能带来意想不到的结果,需要特别注意。

    3.2 产品的PCB设计

    现在产品的PCB(Printed Circuit Board)都是高密度板,通常为4层板。随着密度的增加,趋势是使用6层板,其设计一直都需要考虑性能与面积的平衡。一方面,越大的空间可以有更多的空间摆放元器件,同时,走线的线宽和线距越宽,对于EMI、音频、ESD等各方面性能都有好处。另一方面,数码产品设计的小巧又是趋势与需要。所以,设计时需要找到平衡点。就ESD问题而言,设计上需要注意的地方很多,尤其是关于GND布线的设计以及线距,很有讲究。有些产品中ESD存在很大的问题,一直找不到原因,通过反复研究与实验,发现是PCB设计中的出现的问题。

    为此,这里总结了PCB设计中应该注意的要点:

    (1)PCB板边(包括通孔Via边界)与其它布线之间的距离应大于0.3mm;

    (2)PCB的板边最好全部用GND走线包围;

    (3)GND与其它布线之间的距离保持在0.2mm~0.3mm;

    (4)Vbat与其它布线之间的距离保持在0.2mm~0.3mm;

    (5)重要的线如Reset、Clock等与其它布线之间的距离应大于0.3mm;

    (6)大功率的线与其它布线之间的距离保持在0.2mm~0.3mm;

    (7)不同层的GND之间应有尽可能多的通孔(VIa)相连;

    (8)在最后的铺地时应尽量避免尖角,有尖角应尽量使其平滑。

    3.3 产品的电路设计

    在壳体和PCB的设计中,对ESD问题加以注意之后,ESD还会不可避免地进入到产品的内部电路中,尤其是以下一些端口:USB接口、HDMI接口、IEEE1394接口、天线接口、VGA接口、DVI接口、按键电路、SIM卡、耳机及其他各类数据传输接口,这些端口很可能将人体的静电引入内部电路中。所以,需要在这些端口中使用ESD防护器件。

    以往主要使用的静电防护器件是压敏电阻和TVS器件,但这些器件普遍的缺点是响应速度太慢,放电电压不够精确,极间电容大,寿命短,电性能会因多次使用而变差。所以目前行业中普遍使用专业的“静电抑制器”来取代以往的静电防护器件 ?!熬驳缫种破鳌笔亲ㄒ到饩鼍驳缥侍獾牟?,其内部构造和工作原理比其他产品更具科学性和专业性。它由Polymer高分子材料制成,内部菱形分子以规则离散状排列,当静电电压超过该器件的触发电压时,内部分子迅速产生尖端对尖端的放电,将静电在瞬间泄放到地。它最大特点是反应速度快(0.5ns~1ns)、非常低的极间电容(0.05pf~3pf),很小的漏电流(1μA),非常适合各种接口的防护。

    因为静电抑制器具有体积?。?603、0402)、无极性、反应速度快等诸多优点,现在的设计中使用静电抑制器作为防护器件的比例越来越多,

    在使用时应注意以下几点:

    1、将该器件尽量放置在需要?;さ亩丝诟浇?;

    2、到GND的连线尽可能短;

    3、所接GND的面积尽可能大。

    ESD 的问题是众多重要问题之一。在不同的电子设备中有不同的方式来避免对电路的危害。由于现在的数码产品体积小、密度大,在 ESD 的防护上有独到的特点。通过大量的静电测试实验证明,采用本文的设计方法处理,将一个原本± 2kV 放电就会死机的产品加以?;ず透慕?,在± 8kV 的静电放电情况下依然可以稳定工作,起到了很好的静电防护效果。随着电子设备使用的日益广泛, ESD 设计是每一个结构设计工程师和电子设计工程师需要重点关心的问题,通过不断总结与学习, ESD 问题将不再是一个难题!

    点评

    两位大神分享的都不错啊,受教了,真的是好东西啊。  详情 回复 发表于 2018-11-12 07:37


    109

    TA的帖子

    0

    TA的资源

    一粒金砂(中级)

    Rank: 2

    12
    发表于 2018-11-12 07:37 | 只看该作者
    alan000345 发表于 2018-11-9 07:55
    我也分享一下如何轻松解决ESD静电问题?

    现代半导体器件的规模越来越大,工作电压越来越低,导 ...

    两位大神分享的都不错啊,受教了,真的是好东西啊。


    133

    TA的帖子

    0

    TA的资源

    一粒金砂(中级)

    Rank: 2

    13
    发表于 2018-11-14 17:29 | 只看该作者
    学习了?。。。。。。。。。。。。。。。。。。。。。。。?!111


    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    站长推荐上一条 /1 下一条

    • 论坛活动 E手掌握

      扫码关注
      EEWORLD 官方微信

    • EE福利  唾手可得

      扫码关注
      EE福利 唾手可得

    Archiver|手机版|小黑屋|广东十一选五开奖图 ( 京ICP证 060456 )

    GMT+8, 2019-5-20 11:37 , Processed in 0.358800 second(s), 16 queries , Gzip On, MemCache On.

    快速回复 广东十一选五开奖图 返回列表
  • “神剧”不再横行,抗战剧回到正轨 2019-05-18
  • 【专题】打一场扶贫攻坚硬仗 河北在行动 2019-05-16
  • 河北千名贫困儿童脊椎健康救助公益活动正式启动 2019-04-23
  • “四好农村路”助力乡村振兴 城市道路增亮让回家路更明亮 2019-04-20
  • 中纪委:有干部不信马列信鬼神 触犯纪律信小圈子 2019-04-20
  • 鸟瞰“中国围屋之乡” 造型独特如城堡 2019-04-16
  • 先想好如何处理可能的危害,要有经济“卫国战争”的准备,要将困难多设想一点,想到了就不会很被动。 2019-04-16
  • 实现中华民族伟大复兴是近代以来中华民族最伟大的梦想(认真学习宣传贯彻党的十九大精神) 2019-04-13
  • 报道新闻记录历史 70载人民日报见证中国发展大事 2019-04-13
  • 新华网评:凝聚打赢脱贫攻坚战的强大合力 2019-04-02
  • 打造历史文化名城 “安宁记忆”项目启幕 2019-04-02
  • 打开设计图纸的说明。 2019-03-30
  • 一语惊坛(5月15日):川航备降,是临危不惧的中国智慧的中国奇迹。 2019-03-25
  • 社长手记造车奇人尹同跃并非只为奇瑞而来 2019-03-17
  • 三代航天人做客人民网 共话中国航天创建60年 2019-03-01
  • 3d试机号麦久网 黑龙江十一选五 广东彩票下载 北京pk拾七码雪球计划 qq分分彩全天免费计划 天津时时彩开奖号码 上海快3走势图 加拿大pc28开奖网站 排列三走势 北京pk10高手技术分享 哈尔滨彩票大奖2016 新疆时时彩5星 pk10号码走势技巧 777福彩3d走势图 河南快赢481软件破解版 彩客网专家足彩妖刀