• 社长手记造车奇人尹同跃并非只为奇瑞而来 2019-03-17
  • 三代航天人做客人民网 共话中国航天创建60年 2019-03-01
  • 回复@寻找失落的真理:跟你的铁环玩去!咱真的没兴趣碾压你也。 2019-03-01
  • 有人踢球踢进了手术室 有人看球看到脖子扳牢了 2019-02-23
  • 朋友圈买过这些东西吗?原来都是不靠谱的! 2019-02-05
  • 为宣传奇绝秀美旅游风光 鹰潭市委书记自拍上央视(图) 2019-02-05
  • 统一监管缺位容易出现监管套利 2018-11-22
  • 东风41连续10次试射成功即将入役,美国高官警告中国禁止使用 2018-11-22
  • ——主观唯物主义哲学思想的幸福感和不幸福感就是:“幸福”就是在遵循和调正运用“客观规律和定律”的过程中满足了人的直接感觉和感受的好的结果。“不幸福”就是在遵循和 2018-11-21
  • 8旬老太遭儿子逼迫贩毒:三名儿子已被通缉 2018-11-21
  • 你看现在又跟贴的,都是在耍猴玩,大家都该看着就想笑 2018-11-20
  • 广东体彩十一选五助手:社区导航

     

    广东十一选五开奖图

    搜索
    查看: 497|回复: 6
    打印 上一主题 下一主题

    [FPGA开发] LVDS接收

    [复制链接]

    广东十一选五开奖图 www.guu6.com 8

    TA的帖子

    0

    TA的资源

    一粒金砂(初级)

    Rank: 1

    跳转到指定楼层
    楼主
    发表于 2018-11-15 09:46 | 只看该作者 |倒序浏览 |阅读模式
    我现在用Cyclone V的FPGA接收8路差分数据,12bit,600M数据率,现在用LVDS_RX核接收数据不正确,这8路数据不是同步的,请问大家什么办法能让这8路差分数据同步啊,不然的话我解出来的数据永远不对
    此帖出自Altera SoC论坛


    8

    TA的帖子

    0

    TA的资源

    一粒金砂(初级)

    Rank: 1

    沙发
     楼主| 发表于 2018-11-15 10:08 | 只看该作者
    PS:我看的xilinx的FPGA例程是用iodelay来控制每个通道的延迟


    6319

    TA的帖子

    4

    TA的资源

    版主

    Rank: 6Rank: 6

    板凳
    发表于 2018-11-15 12:07 | 只看该作者
    先看仿真结果,前仿真 后仿真
    生活就是油盐酱醋再加一点糖,快活就是一天到晚乐呵呵的忙
    ===================================
    做一个简单的人,踏实而务实,不沉溺幻想,不庸人自扰


    179

    TA的帖子

    0

    TA的资源

    一粒金砂(高级)

    Rank: 3Rank: 3

    4
    发表于 2018-11-15 12:27 | 只看该作者
    首先要保证你的PCB没问题,接下去时序分析要正确,所以提问要详细些,


    8

    TA的帖子

    0

    TA的资源

    一粒金砂(初级)

    Rank: 1

    5
     楼主| 发表于 2018-11-15 14:38 | 只看该作者
    补充:设计了一个FPGA处理板,驱动一款图像传感器,传感器发送8对LVDS数据信号,我用FPGA接收,PCB设计中差分线的等长都很严格,PCB板也没问题,传感器的手册中说明了这8对LVDS信号之间不是同步的,实际接收需要对齐操作(bit对齐、word对齐、通道对齐),然后传感器对应的开发板是xilinx的,给的例程bit对齐是用iodelay来计算每对差分的延迟进行对齐。我现在用altera的FPGA做,没找到类似这样的功能,接收的8对LVDS数据有的正确有的乱,所以想请教一下如何用altera的FPGA在接收的时候能让8对LVDS信号同步

    点评

    Altera 里我没看到过iodelay,但是你这种情况我也碰到过,我一般是通过时序分析解决的。你不会吧,有一个简单的方法,把主要的几个信号放到逻辑分析里,实时采集波形看一下,Quartus 会自动给你添加时序限制的,有时  详情 回复 发表于 2018-11-16 15:16


    179

    TA的帖子

    0

    TA的资源

    一粒金砂(高级)

    Rank: 3Rank: 3

    6
    发表于 2018-11-16 15:16 | 只看该作者
    BIT_Wang 发表于 2018-11-15 14:38
    补充:设计了一个FPGA处理板,驱动一款图像传感器,传感器发送8对LVDS数据信号,我用FPGA接收,PCB设计中差 ...

    Altera 里我没看到过iodelay,但是你这种情况我也碰到过,我一般是通过时序分析解决的。你不会吧,有一个简单的方法,把主要的几个信号放到逻辑分析里,实时采集波形看一下,Quartus 会自动给你添加时序限制的,有时候也能成功。最后祝你成功??!


    8

    TA的帖子

    0

    TA的资源

    一粒金砂(初级)

    Rank: 1

    7
     楼主| 发表于 2018-11-19 15:36 | 只看该作者
    yupc123 发表于 2018-11-16 15:16
    Altera 里我没看到过iodelay,但是你这种情况我也碰到过,我一般是通过时序分析解决的。你不会吧,有一个 ...

    请问你具体是怎么解决的啊,我没太明白~


    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    • 论坛活动 E手掌握

      扫码关注
      EEWORLD 官方微信

    • EE福利  唾手可得

      扫码关注
      EE福利 唾手可得

    Archiver|手机版|小黑屋|广东十一选五开奖图 ( 京ICP证 060456 )

    GMT+8, 2019-3-22 15:08 , Processed in 0.226923 second(s), 18 queries , Gzip On, MemCache On.

    快速回复 广东十一选五开奖图 返回列表
  • 社长手记造车奇人尹同跃并非只为奇瑞而来 2019-03-17
  • 三代航天人做客人民网 共话中国航天创建60年 2019-03-01
  • 回复@寻找失落的真理:跟你的铁环玩去!咱真的没兴趣碾压你也。 2019-03-01
  • 有人踢球踢进了手术室 有人看球看到脖子扳牢了 2019-02-23
  • 朋友圈买过这些东西吗?原来都是不靠谱的! 2019-02-05
  • 为宣传奇绝秀美旅游风光 鹰潭市委书记自拍上央视(图) 2019-02-05
  • 统一监管缺位容易出现监管套利 2018-11-22
  • 东风41连续10次试射成功即将入役,美国高官警告中国禁止使用 2018-11-22
  • ——主观唯物主义哲学思想的幸福感和不幸福感就是:“幸福”就是在遵循和调正运用“客观规律和定律”的过程中满足了人的直接感觉和感受的好的结果。“不幸福”就是在遵循和 2018-11-21
  • 8旬老太遭儿子逼迫贩毒:三名儿子已被通缉 2018-11-21
  • 你看现在又跟贴的,都是在耍猴玩,大家都该看着就想笑 2018-11-20